AMD está trabalhando em uma variante do processador Milan com 15 Tiles

#Notícia Publicado por Nightcrowley, em .

IMAGEaHR0cHM6Ly9jZG4ud2NjZnRlY2guY29tL3dwLWNvbnRlbnQvdXBsb2Fkcy8yMDE3LzA3L0FNRC1FUFlDLXg4Ni1FY29zeXN0ZW0taXMtUmVhZHktRmVhdHVyZS5qcGc=

Parece que a AMD está trabalhando em algo muito interessante. De acordo com uma matéria publicada pelo site Wccftech fontes familiarizadas com o assunto eles estão ativamente trabalhando em design para o AMD Milan. Considerando que 1 desses tile tem que ser um IO die, isso significa que haverá pelo menos uma variante da Milan com 14 dies/tiles em comparação com os 8 do processador Rome. Por enquanto, todos eles não podem ser blocos de processamento por causa das limitações de hardware, e segundo um engenheiro entrevistado pelo site, é aí que as coisas começam a ficar interessantes, alguns desses tiles estão vinculados à memória HBM.

Atualmente, o DDR4 de 8 canais possui apenas largura de banda suficiente para lidar com 10 CPUs Die (80 núcleos de CPU) no máximo. Isso significa que você está diante de um design com 8 die ou um design com 10 die. Deixando o IO die de lado, sobram 6 ou 4 tiles inexplicados e provavelmente eles acabaram como memória HBM. O HBM pode oferecer uma aceleração substancial, mas isso implica que essa variante específica usará um interposer. Para encurtar a história, isso significa que, a menos que a AMD opte por adiar essa variante até o DDR5, você está diante de uma configuração 8 + 6 + 1 (CPU + HBM + IO) ou uma configuração 10 + 4 + 1 (CPU + HBM + IO ).

Um design baseado no interposer com o HBM onboard seria capaz de oferecer tempos de acesso e transferência muito mais rápidos do que memórias tradicionais baseada em DDR, onde o canal DDR pode atuar como um gargalo. Com a interconexão, IO e interposer, o único gargalo entre os núcleos da CPU e a memória HBM (perdoem a redundância), isso resultará em algumas acelerações significativas para aplicativos que dependem muito da memória - considerando que essa configuração resultará em uma rápida memória padrão que a que temos atualmente (RAM).

Vale ressaltar que vazamentos anteriores apontaram para o AMD Milan com um design 8 + 1. Dependendo de como você interpreta isso, isso pode significar que o Milan realmente tem duas variantes: uma exótica e uma normal. Também vale ressaltar que a principal razão pela qual achamos que a AMD está desenvolvendo um projeto integrado de HBM é por causa das limitações do DDR4, algo que o DDR5 potencialmente poderá resolver. Não há muito mais a acrescentar aqui, então essa será uma postagem bastante curta.

[ Via: Wccftech]

Nightcrowley
Nightcrowley
Publicações em Destaque