Um recente vazamento trouxe detalhes sobre o AMD Ryzen 9 9950X3D2, um processador que promete estabelecer novos padrões de desempenho com uma quantidade impressionante de cache. O novo chip contará com 192 MB de cache L3, a maior quantidade já vista em um processador desktop convencional.

De acordo com informações vazadas, este poderoso processador terá 16 núcleos e 32 threads, posicionando-se no topo da linha Ryzen 9. O modelo funcionará com um TDP de 200W e alcançará velocidades de 5,6 GHz em boost, mantendo 4,3 GHz como clock base.

O grande diferencial deste processador está na implementação da tecnologia 3D V-Cache. Enquanto o atual Ryzen 9 9950X3D oferece 128 MB de cache L3 com apenas um CCD aprimorado com V-Cache, o novo 9950X3D2 trará a tecnologia X3D em ambos os CCDs, elevando o cache total para 192 MB.

Esta é a primeira vez que a AMD implementa o 3D V-Cache em ambos os dies de um processador destinado ao mercado de varejo. Anteriormente, a empresa havia descartado esta possibilidade, citando preocupações econômicas como principal obstáculo. No entanto, parece que a fabricante encontrou um nicho viável para justificar a produção deste modelo de altíssimo desempenho.

O preço deste processador premium deve superar o do atual Ryzen 9 9950X3D, que tem MSRP de US$ 699. Especulações apontam para um valor de US$ 799 ou mais, posicionando-o claramente no segmento entusiasta. Outra possibilidade é que a AMD reduza o preço do modelo atual, permitindo que o novo 9950X3D2 assuma seu lugar no catálogo.

Além do 9950X3D2, a AMD também estaria preparando o Ryzen 7 9850X3D, um modelo com 8 núcleos e 16 threads, TDP de 120W e 96 MB de cache L3. Este processador alcançará 5,6 GHz em boost e 4,7 GHz como clock base, possivelmente ocupando a faixa de preço entre US$ 400 e US$ 500.

A nova geração de processadores utiliza a tecnologia V-Cache de segunda geração, que segundo a AMD, opera de forma mais fria, rápida e suporta overclock. É possível que estas melhorias tenham sido fundamentais para viabilizar a criação de um chip com V-Cache em ambos os CCDs.

Fonte: Wccftech